海思 "去存储" 显示驱动芯片出货破百万颗，提前一年达标

    据 BriefAsia、DIGITIMES 报道，海思显示部门 CEO 罗琨（Kun Luo）在近期一场行业沟通会上披露：海思已出货超过100 万颗取消外部 DDR 存储器的显示驱动 IC，较原定计划提前一年达成。该架构通过芯片设计、面板硬件与处理算法的协同优化去除传统存储部件，面板有效透光面积提升近 25%，目前已有两款合作产品达成百万级出货。海思表示技术现已覆盖多个显示尺寸，但未披露具体哪些产品类别贡献了上述出货量。

    传统方案与海思无 DDR 方案对比

    显示驱动 IC（DDIC）位于主处理器与屏幕之间，负责将数字图像数据转换为控制每个像素的电信号。传统设计依赖外部 DDR 存储缓冲图像帧，无形中推高了成本、功耗与模组物理体积；海思则将缓冲功能直接集成进芯片架构。在 2026 年这轮存储涨价潮中，这一取舍的意义被显著放大 —— 罗琨此前在行业采访中透露，供应紧张阶段 1GB DDR 价格由一两美元涨至二三十美元，而显示主芯片仅约五六美元，存储器已由 "配角" 变成整机成本的突出变量。

    透光率的提升，直接改写的是面板与整机的成本 — 性能账。更高的透光效率，让面板厂可以用更少的背光功率达到目标亮度，或在同样功耗预算下做出更亮的屏；对电池供电设备而言，这直接转化为更长的亮屏时间或更薄的形态。与此同时，去掉分立存储器件也简化了模组组装与 BOM 成本结构 —— 据 BriefAsia 测算，显示模组约占智能手机制造成本的 15%—20%，驱动 IC 环节哪怕是微小的复杂度下降，都可能在规模化出货中显著影响终端利润。

    要做到这一点，远不是把一颗 DDR 从电路板上拿掉那么简单。罗琨对媒体表示，面板产线的材料和工艺已经升级 —— 导电材料纯度更高、电子迁移率提高、走线变窄、开口率随之增大；但如果芯片、算法和整机仍沿用旧设计，这些进步只会 "沉默在产线里"。海思采用 DTCO（设计 — 技术协同优化）路径，将芯片放回系统中重新设计，与屏厂、显示器厂、电视厂共同从面板材料、彩膜、走线、开口率，一路看到补偿算法、芯片结构和整机需求。材料和结构改变之后，颜色、对比度与补偿算法也需重做，从而减少需要写入 DDR 的过程数据，最终让部分高端显示器实现无 DDR。据罗琨介绍，上海海思去年推出的两款相关产品原本预计只有几十万颗量级，后提前一年进入百万级，存储涨价进一步加快了无 DDR 方案的放量。

    放到产业坐标系里看，海思此举瞄准的是一张更大的牌。显示驱动 IC 通常制造于 40nm—90nm 制程，中国代工厂仍可获得，不依赖最先进的制造环节；海思显示芯片部门的主要竞争对手是 Novatek（联咏）、Himax（奇景）、FocalTech（敦泰）和三星 LSI。BriefAsia 指出，这些在位厂商虽也宣布过各自的 "减内存" 计划，但鲜有披露海思所引述的量级出货量或透光效率提升。海思官网信息显示，其显示交互领域已在 4K/8K、144/165Hz 及 115 寸 / 98 寸等高档大屏 TCON/Driver 上取得商业成功，小屏 DDIC 也已应用于行业旗舰手机系列。协同优化要求芯片设计方与面板厂之间比传统供应关系更紧密的协作，这也让行业其他玩家能否快速复制海思的路径成为悬念。

    当然，这条路并非没有边界。BriefAsia 同时提示了两个前瞻性限制：其一，该架构能否延伸到高刷新率游戏屏与车载座舱屏仍是问号 —— 这类场景对帧缓冲的需求高得多，随着分辨率与刷新率上升，集成存储的经济性会下降，可能限制技术的可及市场；其二，华为生态之外的面板厂需要作出选择 —— 是采用海思芯片、与现有驱动 IC 供应商设计竞争架构，还是等待行业标准收敛。这一决策将决定无 DDR 显示模组从 "小众" 走向 "主流" 的节奏。